

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. ALU A 32 BIT PER AND, OR, ADD 3

2. ALU ESTESA PER SUB 6

3. ALU ESTESA PER NOR E LA PSEUDOISTRUZIONE NOT 10

BIBLIOGRAFIA 14

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. ALU a 32 bit per AND, OR, ADD

L'ALU riceve come operandi due sequenze binarie A e B costituite da 32 bit. Quando le sequenze corrispondono a numeri interi la rappresentazione utilizzata all'interno del computer è la Notazione in complemento a 2.

Per indicare una generica sequenza senza specificare il valore dei bit, si utilizzano delle sequenze simboliche in cui le posizioni dei singoli bit vengono denotate con un pedice, che va dal valore 0 per il bit meno significativo, fino al valore 31 per il bit più significativo:

$$A \longleftrightarrow a_{31}\, a_{30} \ldots\ldots a_0$$

$$B \longleftrightarrow b_{31}\, b_{30} \ldots\ldots b_0$$

La *Rete Combinatoria* che realizza una ALU capace di fornire il risultato del calcolo degli operatori logici **AND**, **OR** bit a bit e della **ADDIZIONE** di interi in Notazione in complemento a 2 viene realizzata collegando le *Reti Combinatorie* di 32 ALU ad un bit che realizzano tali operazioni.

Ciascuna ALU ad un bit effettua i calcoli relativi ad una specifica posizione ricevendo in ***input*** i due bit degli **operandi**, il bit del **riporto** e i due bit del **segnale di controllo *Operation* S_1S_0**.


Le 32 ALU ad un bit sono collegate in modo da ottenere la propagazione sulle posizioni successive dei riporti calcolati dai circuiti dei Sommatori posti al loro interno. Per questo motivo il *Sommatore* viene detto *a propagazione di riporto* (in inglese *ripple carry Adder*).

Quindi il riporto calcolato sul terminale *output* CarryOut_i dell'ALU relativa al bit nella posizione i-esima, è connesso al terminale *input* CarryIn_{i+1} dell'ALU relativa al bit nella posizione successiva (i+1)-esima.

Fa eccezione il riporto sul terminale *input* **CarryIn0** dell'ALU relativa al bit nella posizione meno significativa che viene posto a 0 per eseguire l'Addizione, invece nella estensione dell'ALU per eseguire la Sottrazione è posto a 1. Quindi costituisce un ulteriore ***segnale di controllo*** come mostrato nella seguente figura:

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).



Il **risultato** *output* del circuito dell'ALU a 32 bit è costituito dalla sequenza dei 32 bit forniti come risultati sui terminali *output* delle ALU a un bit selezionati dai *multiplexer* al loro interno in base ai valori del segnale di controllo *Operation* S_1S_0.

La figura è basata sullo schema riportato nel libro di testo D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli, in cui i segnali di controllo sono evidenziati in azzurro.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente Tabella indica le istruzioni che possono essere eseguite utilizzando questa implementazione della *Rete Combinatoria* dell'ALU a 32 bit, ed i valori che devono assumere i due bit del segnale di controllo *Operation* S_1S_0 ed il bit del segnale di controllo *CarryIn0* per l'esecuzione di tali istruzioni:

Istruzione	**Segnali di controllo**	
	CarryIn0	*Operation* S_1S_0
and	0	00
or	0	01
add	0	10

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. ALU estesa per SUB

La **SOTTRAZIONE** di due numeri interi può essere effettuata come Addizione del primo con l'opposto del secondo.

La Notazione in complemento a 2 per la rappresentazione degli interi offre il vantaggio di poter ottenere la rappresentazione dell'opposto di un numero in modo molto semplice, effettuando:

- il **Complemento bit a bit** della sequenza binaria,
- l'**Addizione del valore 1** al risultato ottenuto.

ESEMPIO



Le frecce tratteggiate in rosso evidenziano il fatto che l'aggiunta del valore 1 rappresentato dalla sequenza binaria 00000001 è **equivalente** a porre il bit del riporto relativo alla posizione meno significativa uguale a 1 invece che a 0.


Sfruttando questa osservazione è possibile estendere il circuito dell'ALU per realizzare l'implementazione della sottrazione come somma con l'opposto introducendo le seguenti modifiche:

- **il Complemento bit a bit** del valore dei 32 bit del secondo operando si ottiene mediante altrettante porte NOT, scegliendo tra il valore non complementato e quello complementato mediante un *multiplexer* 2 a 1 con **segnale di controllo *Bnegate***,
- **l'Addizione del valore 1** alla sequenza complementata si ottiene ponendo ad 1 il valore del riporto *CarryIn*0 dell'ALU relativa al bit nella posizione meno significativa.

PEGASO Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente figura mostra la modifica introdotta nel circuito dell'**ALU a un bit** per calcolare la SOTTRAZIONE:



Il valore del **riporto *CarryIn*0** agisce come un ulteriore **segnale di controllo** poiché viene posto ad 1 per effettuare la sottrazione come somma con l'opposto, invece posto a 0 per effettuare l'Addizione.

I segnali di controllo ***CarryIn*0** e ***Bnegate*** hanno sempre **valori uguali** nel caso delle operazioni aritmetiche di **ADDIZIONE** e **SOTTRAZIONE**, (posti entrambi a 1 per l'esecuzione della Sottrazione ed entrambi a 0 per l'Addizione).


Quindi è possibile **ottimizzare** il circuito utilizzando il segnale *Bnegate* per fornire anche il valore del segnale *CarryIn*0.

Il segnale *CarryIn*0 influenza solo le operazioni che coinvolgono il *Sommatore*. Per le altre operazioni il risultato selezionato mediante il *multiplexer* proviene da parti diverse del circuito che utilizzano segnali ottenuti indipendentemente dal valore di *CarryIn*0.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Il circuito dell'**ALU a 32 bit** estesa per il calcolo della **SOTTRAZIONE** è mostrato nella seguente figura:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente Tabella indica le istruzioni che possono essere eseguite utilizzando questa estensione dell'ALU, ed i valori che devono assumere i due bit del segnale di controllo *Operation* S_1S_0 e il bit del segnale di controllo *Bnegate* (che fornisce anche il valore del segnale *CarryIn0*) per l'esecuzione di tali istruzioni:

Istruzione	**Segnali di controllo**	
	Bnegate	*Operation* S_1S_0
and	0	00
or	0	01
add	0	10
sub	**1**	**10**

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. ALU estesa per NOR e la pseudoistruzione NOT

L'istruzioni Assembly MIPS *nor* ha due operandi rappresentati da sequenze binarie di 32 bit e realizza l'operatore logico NOR bit a bit, la cui Tavola di verità è uguale alla negazione dell'OR:

x	y	NOR (x, y) = $\overline{(x + y)}$
0	0	1
0	1	0
1	0	0
1	1	0

Partendo dal circuito dell'ALU realizzato per eseguire gli operatori logici AND, OR, e le operazioni aritmetiche di Addizione e Sottrazione tra interi, si effettuano delle modifiche per ottenere la capacità di eseguire l'operatore NOR.

Per implementare l'operatore NOR non è necessario aggiungere la corrispondente porta logica al circuito dell'ALU. Infatti, sfruttando la legge di *De Morgan* espressa dalla relazione:

$$\overline{(x + 0)} = \bar{x} \cdot \bar{y}$$

è possibile utilizzare la porta AND già disponibile inviando a questa porta gli operandi complementati per calcolare il NOR come AND dei valori complementati.


Il segnale di controllo *Bnegate* del *mutiplexer 2 a 1* controlla la scelta della forma di uno dei due operandi.

Per scegliere la forma dell'altro operando si introduce un secondo *multiplexer 2 a 1* controllato dall'ulteriore **segnale di controllo *Ainvert***.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente figura mostra la modifica introdotta nel circuito dell'**ALU a un bit estesa** per calcolare l'operatore **NOR**:



OSSERVAZIONE

Poiché il valore 0 è l'elemento neutro per l'OR, si ha che:

$$\overline{x + 0} = \bar{x}$$

quindi, la disponibilità dell'istruzione *nor* consente di realizzare anche l'operatore logico di negazione NOT mediante una ***pseudoistruzione***, cioè una istruzione non implementata a livello Hardware, ma realizzata mediante altre istruzioni implementate.

Nel Linguaggio Assembly MIPS la *pseudoistruzione*:

```
not  $s2, $t1
```


è eseguita a livello Hardware mediante l'istruzione:

```
nor  $s2, $t1, $zero
```

e fornisce come risultato nel registro $s2 la sequenza complementata dei 32 bit dell'operando contenuto nel registro $t1.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Il circuito dell'**ALU a 32** bit estesa per il calcolo dell'operatore **NOR** è mostrato nella seguente figura:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente Tabella indica le istruzioni che possono essere eseguite utilizzando questa estensione dell'ALU, ed i valori che devono assumere i due bit del segnale di controllo *Operation* S_1S_0 e i bit dei segnali di controllo *Ainvert* e *Bnegate* (che fornisce anche il valore del segnale *CarryIn0*) per l'esecuzione di tali istruzioni:

Istruzione	**Segnali di controllo**		
	Ainvert	*Bnegate*	*Operation* S_1S_0
and	0	0	00
or	0	0	01
add	0	0	10
sub	0	1	10
nor	**1**	**1**	**00**

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).